• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Die vorliegende Erfindung offenbart ein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement. Eine Vielzahl von Metallleitungen werden in dichter Art und Weise unter Verwendung von Al oder Al-Legierung als ein Material und durch Ausführen eines reaktiven Ionenätzprozesses unter Verwendung einer dielektrischen Schicht mit einem niedrigen k als harte maskierte Muster in einer dichten Art und Weise gebildet. Barrierenmetallschichten werden auf den Seitenwänden der Metallleitungen gebildet. Eine niederdielektrische Zwischenschichtisolationsschicht wird gebildet, wenn die niederdielektrischen harten maskierenden Muster existieren. Es ist daher möglich, Spielräume in einem Leitungsprozess und Gewinne in einem kritischen Wert der Zwischenschichtisolationsschicht zum Isolieren der Metallleitungen zu erhalten. Daher kann eine RC-Verzögerungszeit durch Beschränken von Kreuzkopplung zwischen den Metallleitungen und durch Vermindern einer Kapazität zwischen den Metallleitungen reduziert werden.
    公开号:DE102004031518A1
    申请号:DE200410031518
    申请日:2004-06-29
    公开日:2005-08-04
    发明作者:Hyun Kyu Icheon Ryu
    申请人:SK Hynix Inc；
    IPC主号:H01L21-28
    专利说明:
    [0001] Dievorliegende Erfindung bezieht sich auf ein Verfahren zum Bildenvon Metallleitungen in einem Halbleiterbauelement, und weiter insbesondere aufein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement,welches eine RC-Verzögerungszeitdurch Beschränkenvon Kreuzkopplung zwischen den Metallleitungen und Vermindern derKapazitätzwischen den Metallleitungen reduzieren kann, in dem eine dielektrischeSchicht mit niedrigem k verwendet wird und ein reaktiven Ionen(RIE)-Prozessausgeführtwird.
    [0002] Aufgrundeiner Tendenz zu einer hohen Integration, hohen Funktionalität und Miniaturisierungeines Halbleiterbauelements wird ein Material als ein Material für Metallleitungenbenötigt,welches bezüglicheiner RC-Verzögerungszeitaufgrund eines niedrigen spezifischen Widerstands vorteilhaft ist,und welches hochwiderstandsfähiggegenüberElektromigration (EM) und Stressmigration (SM) ist. Statt Al, welchesim Allgemeinen als das am meisten angemessene Material der Metallleitungenverwendet wurde, gewinnt Cu zusehends Aufmerksamkeit.
    [0003] Cuwird als das Material der Metallleitungen verwendet, da der Schmelzpunktvon Cu (1080°C) relativhöher ist,als der von Al (660°C)und der spezifische Widerstand von Cu (1.7μΩm) niedriger ist als der vonAl (2.7μΩm).
    [0004] Eswurden Versuche gemacht, Cu-Leitungen als die Metallleitungen desHalbleiterbauelements unter Berücksichtigungder hervorragenden Eigenschaften der Cu-Leitungen zu verwenden.Die Cu-Leitungen lassen sich jedoch nur unter Schwierigkeiten trocken ätzen undkorrodieren leicht in Luft, und Cu-Atome diffundieren leicht in eine Isolationsschicht.Daher könnenCu-Leitungen so gut wie nicht verwendet werden. Um die vorstehendenProbleme zu überwinden,wird ein einzelner damaszierter Prozess oder ein dualer damaszierterProzess eingeführt.Zusätzlichwird eine dielektrische Schicht mit niedrigem k als eine Zwischenschichtisolationsschichtverwendet, um einen Anstieg der Kapazität zwischen den Metallleitungenzu verhindern.
    [0005] Obwohldie Cu-Leitungen auf der Zwischenschichtisolationsschicht mit niedrigemDielektrikum durch den damaszierten Prozess gebildet werden, wirdein Zwischenraum zwischen den benachbarten Cu-Leitungen und eineBreite der Cu-Leitungen reduziert, wenn ein Flash-Speicherbauelementnach unterhalb von 120nm geschrumpft wird. Als ein Ergebnis steigteine RC-Verzögerungszeitaufgrund hoher Kreuzkoppelung und Kapazität zwischen den Cu-Leitungenernsthaft an. Ein Anstieg der RC-Verzögerungszeit vermindert dieZuverlässigkeitdes Bauelements und verhindert eine hohe Integration des Bauelements.
    [0006] DerartigeProbleme rührenvon der Schwierigkeit des Cu-Leitungsprozessesher. Die Probleme des allgemeinen Cu-Leitungsprozesses werden nun erklärt. Hierwerden Cu-Leitungen in einer Dichte entsprechend der Dichte beiBit-Leitungen des Flash-Speicherbauelements gebildet und in einem hochintegriertenBauelement verwendet. Wenn die Cu-Leitungen nicht dicht gebildetsind und nicht in dem hochintegrierten Bauelement verwendet werden,dann treten die obigen Probleme nicht auf.
    [0007] Cu-Leitungenwerden durch Bilden von damaszierten Mustern mit Gräben (Abschnitten,auf welchen die Leitungen gebildet werden) und über Kontaktlöcher (Abschnitte,die elektrisch mit einer weniger leitfähigen Schicht verbunden sind)auf einer niederdielektrischen Zwischenschichtisolationsschichtdurch einen damaszierten Prozess, durch Füllen von Cu in die damasziertenMuster, und durch Polieren der Cu-Schicht auf der Zwischenschichtisolationsschichtdurch einen chemisch-mechanischen Polier(CMP)-Prozess gebildet.
    [0008] Alserstes müsseneinige wenige Prozesse zum Entfernen von Fotolackmustern und einigeReinigungsprozesse ausgeführtwerden, bis der Cu- Leitungsprozessabgeschlossen ist. Währenddieser Prozesse geht die Zwischenschichtisolationsschicht zum Isolierender Cu-Leitungen durch Ätzenverloren, und somit wird eine Breite zwischen den Cu-Leitungen reduziert.Demnach wird ein kritischer Wert der Zwischenschichtisolationsschichtzum Isolieren der Cu-Leitungen nicht erreicht, und somit wird eine RC-Verzögerungszeitaufgrund hoher Kreuzkoppelung und Kapazität zwischen den benachbarten Cu-Leitungenerhöht.
    [0009] Alszweites kann Cu, wenn die damaszierten Muster klein sind, nichtregulärohne Poren durch eine allgemeine physikalische Dampfabscheidung (PVD)oder eine chemische Dampfabscheidung (CVD) gefüllt werden. Seit kurzem wirdein Elektroplattierprozess unter Verwendung einer mit einem angemessenenAdditiv gemischten Plattierlösung verwendet,um Cu ohne Poren abzuscheiden. Eine Cu-Keimschicht ist essentiell,um den Elektroplattierprozess zu verwenden. Die Gräben unddie Durchgangslöcherwerden jedoch schmaler als eine tatsächliche Leitungsbreite aufgrundder Cu-Keimschicht. Es ist daher schwieriger Cu regulär zu füllen. Umdie obigen Probleme zu lösen,wurde Forschung und Entwicklung bei einer Plattierlösung miteiner hervorragenden Füllfähigkeitund einem Verfahren zum Füllenvon Cu durch CVD durchgeführt.
    [0010] Alsdrittes wird Cu leicht in eine Isolationsschicht diffundiert undsomit muss eine Diffusionsbarrierenschicht zum Beschränken vonDiffusion von Cu auf der Peripherie der Cu-Leitungen gebildet werden. EineDicke der Diffusionsbarrierenschicht muss auch reduziert werden,um ein Volumenverhältnis(englisch = bulk ratio) der Diffusionsbarrierenschicht konstantaufrecht zu erhalten und einen Anstieg eines spezifischen Widerstandsder Metalleitungen bei einer Reduzierung der Leitungsbreite zu beschränken. Esist jedoch schwierig, eine dünneund gleichförmigeDiffusionsbarrierenschicht entlang der gekrümmten Oberflächen derGräbenund der Durchgangskontaktlöcherzu bilden. Daher wurde ein Abscheidungsverfahren, wie etwa eineatomare Schichtabscheidung (ALD), untersucht. Die dünnere Diffusionsbarrierenschichtführt normalerweiseihre Funktion nicht aus. Eine vollständig ideale Diffusionsbarrierenschichtwürde ineinem Halbleiterbauelement der nächstenGeneration nicht entwickelt werden.
    [0011] Alsviertes verbleiben weiterhin Probleme in dem CMP-Prozess, welcherim wesentlichen nach dem Abscheiden der Cu-Schicht durch den Elektroplattierprozessausgeführtwird. Der CMP-Prozess legt mechanische Reibung und chemische Reaktion an.Die Zwischenschichtisolationsschicht muss mit hervorragenden mechanischenEigenschaften zur Verfügunggestellt werden, um derartig schwierige Bedingungen zu überdauern.Das als die Zwischenschichtisolationsschicht verwendete niederdielektrischeMaterial weist jedoch im Allgemeinen schwache mechanische Eigenschaftenauf und passiert den CMP-Prozess nicht erfolgreich. Darüber hinauswird ein Polierverhältnisdes CMP-Prozesses aufgrund verschiedener mechanischer Eigenschaftenzwischen Cu und der Zwischenschichtisolationsschicht verändert, wasin einem Einebnungsprozess Probleme verursacht. Daher müssen diemechanisch-physikalischen Eigenschaften der niederdielektrischen Zwischenschichtisolationsschichtverbessert werden.
    [0012] Wieoben beschrieben, ist es klar, dass die Cu-Leitungen grundlegendephysikalische Eigenschaften haben, die anstelle der Al-Leitungenfür die hochleistungsfähigen Halbleiterbauelementeder nächstenGeneration zu verwenden sind. Dessen ungeachtet können aufgrundder zuvor erwähntenProbleme hochzuverlässigeMetallleitungen nicht lediglich durch Ersetzen von Al durch Cu gebildetwerden.
    [0013] Dievorliegende Erfindung zielt auf ein Verfahren zum Bilden von Metallleitungenin einem Halbleiterbauelement, welches eine RC-Verzögerungszeitreduzieren kann und hochzuverlässigeMetallleitungen bilden kann, durch Beschränken von Kreuzkopplung zwischenden Metallleitungen und Vermindern von Kapazitäten zwischen den Metallleitungen inhochintegrierten hochleistungsfähigenHalbleiterbauelementen der nächstenGeneration, anstelle von der Verwendung von Al oder Al-Legierungenmit minderwertigen grundlegenden physikalischen Eigenschaften imVergleich zu jenen von Cu als ein Material für die Metallleitungen.
    [0014] EinAspekt der vorliegenden Erfindung ist es, ein Verfahren zum Bildenvon Metallleitungen in einem Halbleiterbauelement zur Verfügung zustellen, mit den Schritten: Bilden einer Metallschicht auf einemHalbleitersubstrat; Bilden einer dielektrischen Schicht mit niedrigemk auf der Metallschicht; Bilden einer Vielzahl von Metallleitungendurch ein Verfahren des reaktiven Ionenätzens unter Verwendung der dielektrischenSchicht mit niedrigem k als eine harte Maske; Bilden von Barrierenmetallschichtenauf den Seitenwändender Metallleitungen; und Bilden einer Zwischenschichtisolationsschichtmit einem Dielektrikum mit niedrigem k über der gesamten Struktur auf welcherdie Barrierenmetallschichten gebildet wurden.
    [0015] Vorzugsweisewerden die harten maskierenden Strukturen und die Zwischenschichtisolationsschichtdurch Verwendung von HOSP, HSQ, SILKTM Produkten,Schwarzer Diamant (englisch = Black Diamond) oder Nano-Glas gebildet.Jede der Metallleitungen weist eine gestapelte Struktur einer ersten Barrierenmetallschicht,einer Leitungsmaterialschicht und einer zweiten Barrierenmetallschichtauf. Die ersten und zweiten Barrierenmetallschichten werden gebildetdurch Verwendung von Ti oder Ti/TiN, und die Leitungsmaterialschichtwird verwendet unter Verwendung von Al oder Al-Legierung. Die Barrierenmetallschichtenwerden auf den Seitenwändender Metallleitungen durch Abscheiden von TiN in einer Dicke von100 bis 200 Å beieiner Abscheidungstemperatur von unterhalb 500°C durch chemische Dampfabscheidungunter Verwendung von TDMAT als ein Precursor und durch Ausführen eines Blanket-Zurückätzprozessesdarauf gebildet. Ein RF-Prozess zum wiederholten Ausführen einerAbscheidung und eines Ätzenswird währendder TiN-Abscheidung ausgeführt.
    [0016] Gemäß einemweiteren Aspekt der vorliegenden Erfindung schließt ein Verfahrenzum Bilden von Metallleitungen in einem Halbleiterbauelement dieSchritte ein: sequenzielles Bilden einer ersten Barrierenmetallschicht,einer Leitungsmaterialschicht und einer zweiten Barrierenmetallschichtauf einem Halbleitersubstrat, auf welchem Kontaktpfropfen gebildetwurden; Bilden einer Vielzahl von harten maskierenden Strukturenauf der zweiten Barrierenmetallschicht; Bilden einer Vielzahl vonMetallleitungen, durch sequenzielles Ätzen der zweiten Barrierenmetallschicht,der Leitungsmaterialschicht und der ersten Barrierenmetallschichtdurch einen Prozess des reaktiven Ionenätzens unter Verwendung derharten maskierenden Strukturen; Bilden dritter Barrierenmetallschichtenauf den Seitenwändender Metallleitungen; und Bilden einer Zwischenschichtisolations schicht über derresultierenden Struktur, auf welcher die dritten Barrierenmetallschichtengebildet wurden.
    [0017] Vorzugsweisewerden die ersten und zweiten Barrierenmetallschichten durch Verwendungvon Ti oder Ti/TiN gebildet, und die Leitungsmaterialschicht wirdunter Verwendung von Al oder Al-Legierung gebildet. Die harten maskierendenMuster/Strukturen und die Zwischenschichtisolationsschicht werdengebildet durch Verwendung von Dielektrika mit niedrigem k, wie etwaHOSP, HSQ, SILKTM Produkten, Schwarzer Diamantoder Nano-Glas. Die dritten Barrierenmetallschichten werden gebildetauf den Seitenwändender Metallleitungen durch Abscheiden von TiN in einer Dicke von100 bis 200 Å beieiner Abscheidungstemperatur unterhalb von 500°C durch eine chemische Dampfabscheidung unterVerwendung von TDMAT als einen Precursor und durch Ausführen einesBlanket-Zurückätzprozessesdarauf. Ein RF-Prozess zum wiederholten Ausführen von Abscheidung und Ätzen wirdwährend derTiN-Abscheidung ausgeführt.
    [0018] 1A bis 1E sindQuerschnitte, die sequenzielle Schritte eines Verfahrens zum Bildenvon Metallleitungen in einem Halbleitersubstrat in Übereinstimmungmit einer bevorzugten Ausführungsform dervorliegenden Erfindung darstellen.
    [0019] EinVerfahren zum Bilden von Metallleitungen in einem Halbleiterbauelementin Übereinstimmungmit einer bevorzugten Ausführungsformder vorliegenden Erfindung wird nun im Detail mit Bezug auf diebegleitenden Zeichnungen beschrieben.
    [0020] Indem Fall, in dem beschrieben ist, dass eine Schicht auf einer anderenSchicht oder einem Halbleitersubstrat abgeschieden wird oder eineandere Schicht oder ein Halbleitersubstrat kontaktiert, kann eineSchicht direkt eine andere Schicht oder das Halbleitersubstrat kontaktieren,oder es kann eine dritte Schicht zwischen diesen angeordnet sein. Inden Zeichnungen könneneine Dicke oder ein Größe jederSchicht übertriebendargestellt sein, um ein leichtes und klares Verständnis zuermöglichen.Wo immer möglich,werden in den Zeichnungen und in der Beschreibung gleiche Bezugszeichenverwendet, um gleiche oder ähnlicheTeile zu bezeichnen.
    [0021] 1A bis 1E sindQuerschnitte, die sequenzielle Schritte des Verfahrens zum Bildender Metallleitungen in dem Halbleiterbauelement in Übereinstimmungmit der bevorzugten Ausführungsform dervorliegenden Erfindung darstellen.
    [0022] Gemäß 1A wirdeine erste Zwischenschichtisolationsschicht 12 auf einemSubstrat 11 gebildet, auf welchem konstituierende Elementedes Halbleiterbauelements, wie etwa ein Transistor und eine Speicherzelle,gebildet wurden. Eine Vielzahl von Kontaktlöchern wird durch partielles Ätzen der erstenZwischenschichtisolationsschicht 12 gebildet, und es wirdeine Vielzahl von Kontaktpfropfen 13 durch Füllen einesKontaktpfropfenmaterials in die Kontaktlöcher gebildet. Eine erste Barrierenmetallschicht 14,eine Leitungsmaterialschicht 15, eine zweite Barrierenmetallschicht 16 undeine harte maskierende Schicht 17 werden auf der erstenZwischenschichtisolationsschicht 12, auf welcher die Kontaktpfropfen 13 gebildetwurden, sequenziell gebildet. Fotolackmuster 18, die vorgeseheneMetallleitungsregionen schließen,werden auf der harten maskierenden Schicht 17 gebildet.
    [0023] ImFalle einer kleinen Größe der Kontaktlöcher, wieetwa bei Bitleitungskontaktlöcherneines Flash-Speicherbauelements unterhalb von 120 nm, werden dieKontaktpfropfen 13 durch Verwendung von W mit einem gegenüber Al relativhöherenspezifischen Widerstand gebildet, jedoch mit hervorragenden Fülleigenschaftenals ein Kontaktpfropfenmaterial. Die ersten und zweiten Barrierenmetallschichten 14 und 16 werdenunter Verwendung von Ti oder Ti/TiN gebildet. Die Leitungsmaterialschicht 15 wird gebildetunter Verwendung von Al oder Al-Legierung, mit welchen ein reaktiverIonen-Ätz(RIE)-Prozess leichtanwendbar ist, und welche fürdie Metallleitungen der hochintegrierten hochleistungsfähigen Halbleiterbauelementeder nächstenGeneration grundlegende physikalische Eigenschaften aufweisen. Wenneine Leitungsbreite der Metallleitungen und ein räumlicherAbstand zwischen den Metallleitungen unterhalb von 0.27μm liegt,kann aufgrund von Schwierigkeiten mit dem RIE-Prozess ein gutesMusterungsprofil von Metalleitungen nicht lediglich durch Verwendungder Fotolackmuster 18 erhalten werden. Daher wird die hartemaskierende Schicht 17 verwendet. Um zu verhindern, dasseine Kapazitätaufgrund eines kleinen räumlichenAbstandes zwischen den Metallleitungen ansteigt, wird die hartemaskierende Schicht 17 mit einer Dicke von 500 bis 5000 Å durchVerwendung eines Dielektrikums mit niedrigen k, beispielsweise HOSP,HSQ, SILKTM Produkten, Schwarzer Diamantoder Nano-Glas, gebildet.
    [0024] Wiein 1B dargestellt ist, wird eine Vielzahl von hartenMaskenstrukturen 170 in den vorgesehenen Metallleitungsregionendicht gebildet, durch Entfernen der exponierten Teile der hartenmaskierenden Schicht 17 durch einen Ätzprozess unter Verwendungder Fotolackmuster 18. Die Fotolackmuster 18 werdenentfernt.
    [0025] Wiein der 1C dargestellt ist, werden die zweiteBarrierenmetallschicht 16, die Leitungsmaterialschicht 15 unddie erste Barrierenmetallschicht 14 durch RIE-Prozess unterVerwendung der harten Maskenmuster 170 als eine Ätzmaskesequenziell geätzt,um eine Vielzahl von Metallleitungen 150 einschließlich derersten Barrierenmetallschicht 14 in deren unteren Endenund der zweiten Barrierenmetallschicht 16 in deren oberenEnden in dichter Art und Weise zu bilden. Die Metallleitungen 150 können gebildetwerden, um eine Leitungsbreite und einen räumlichen Abstand unterhalbvon 0.27 μmaufzuweisen, um fürein hochintegriertes Bauelement, wie etwa ein Flash-Speicherbauelementunterhalb von 120 nm geeignet zu sein. Die niederdielektrischen hartenmaskierenden Muster 170, die als die Ätzmaske in dem RIE-Prozessverwendet werden, werden nicht entfernt.
    [0026] Wiein der 1D dargestellt ist, werden die drittenBarrierenmetallschichten 19 auf den Seitenwänden derMetallleitungen 150 gebildet. Jede der Metallleitungen 150 istumgeben durch die ersten, zweiten und dritten Barrierenmetallschichten 14, 16 und 19,und ist somit von der Umgebung vollständig isoliert. Das bedeutet,dass die ersten bis dritten Barrierenmetallschichten 14, 16 und 19 verhindern,dass die als die harten maskierenden Muster 170 verwendeteniederdielektrische Schicht und die niederdielektrische Schicht,welche als eine Zwischenschichtisolationsschicht verwendet werdenwird, die Metallleitungen 150 direkt kontaktieren. Demnachbeschränkendie ersten bis dritten Barrierenmetallschichten 14, 16 und 19 eineReaktivitätzwischen den niederdielektrischen Schichten und den Metallleitungen 150,und erhöhendie Breite der Metallleitungen 150, wodurch sich der Gesamtwiderstandder Metallleitungen 150 vermindert.
    [0027] Diedritten Barrierenmetallschichten 19 werden jeweils aufden Seitenwändender Metallleitungen 150 durch Abscheiden von TiN auf derOberflächeder resultierenden Struktur einschließlich der Metallleitungen 150 miteiner Dicke von 100 bis 200 Ä durchchemische Dampfabscheidung (CVD) und Ausführen eines Blanket-Zurückätzprozessesdarauf gebildet, um die benachbarten Metallleitungen 150 elektrischzu isolieren. In dem Fall, in dem die Metallleitungen 150 indichter Art und Weise in einem kleinen Raum des hochintegriertenBauelements, wie etwa des Flash-Speicherbauelements unterhalb von 120nm, gebildet werden, könnendie dritten Barrierenmetallschichten 19 nicht leicht aufden Seitenwändender Metallleitungen 150 gebildet werden. Der folgende Prozesswird ausgeführt,um das vorstehende Problem zu lösen.Als erstes wird, um ein thermisches Budget zur reduzieren, TiN miteiner Dicke von 100 bis 200 Å beieiner Abscheidungstemperatur unterhalb von 500°C durch den CVD unter Verwendung vonTetrakisdimethylaminotitan (TDMAT) als ein Precursor abgeschieden.Hier wird TiN mit einer Dicke von 100 bis 200 Å abgeschieden, um wechselseitige Reaktionenzwischen der nachfolgenden niederdielektrischen Zwischenschichtisolationsschichtund den Metallleitungen 150 zu beschränken und das maximale Volumender in die Zwischenräumezwischen die Metallleitungen 150 gefüllten niederdielektrischenZwischenschichtisolationsschicht zu erhalten. Das abgeschiedeneTiN ist ein leitendes Material, welches mit den benachbarten Metallleitungen 150 elektrischverbunden ist. Um den nachfolgenden Prozess zum elektrischen Isolierenjeder Metallleitung 150 zu vereinfachen, muss die Dickedes auf den Raumbödenzwischen den Metallleitungen 150 abgeschiedenen TiN reduziertwerden. Daher wird ein RF-Prozess zum wiederholten Ausführen vonAbscheidung und Ätzenwährendder TiN-Abscheidung durchgeführt,wodurch sich die Dicke des auf den Raumböden zwischen den Metallleitungen 150 abgeschiedenenTiN minimiert. Anschließendwird das auf den Raumbödenzwischen den Metallleitungen 150 existierende TiN durcheinen Blanket-Zurückätzprozess entfernt,um jede Metallleitung 150 elektrisch zu isolieren. Alsein Ergebnis verbleiben die dritten Barrierenmetallschichten 19 ausTiN auf den Seitenoberflächender Metallleitungen 150.
    [0028] Gemäß 1E wirdeine zweite Zwischenschichtisolationsschicht 20 auf derresultierenden Struktur gebildet, auf welcher die dritten Barrierenmetallschichten 19 gebildetwurden. Um die aufgrund eines kleinen räumlichen Abstandes zwischenden Metallleitungen 150 erzeugte Kapazität zu reduzieren,wird die zweite Zwischenschichtisolationsschicht 20 gebildet,um die Räumezwischen den Metallleitungen 150 ausreichend zu füllen, indemein Dielektrikum mit niedrigem k, beispielsweise HOSP, HSQ, SILKTM Produkte, Schwarzer Diamant oder Nano-Glasverwendet werden.
    [0029] Wiezuvor beschrieben sind die Vielzahl von Metallleitungen in Übereinstimmungmit der vorliegenden Erfindung in einer dichten Art und Weise durchBilden der harten maskierenden Schicht unter Verwendung eines Dielektrikumsmit niedrigem k und Musterung von Al oder Al-Legierung durch den RIE-Prozessgebildet worden. Daher weisen die Metallleitungen ein gutes Musterprofilsogar in dem hochintegrierten Bauelement, wie etwa dem Flash-Speicherbauelementunterhalb von 120nm, auf. Zusätzlichist es möglich,Spielräumein dem Leitungsprozess und Erhöhungeneines kritischen Werts der Zwischenschichtisolationsschicht zumIsolieren der Metallleitungen zu erhalten. Demnach kann eine RC-Verzögerungszeitvermindert werden, durch Beschränkenvon Kreuzkopplung zwischen den Metallleitungen und Vermindern einerKapazität (englisch= capacitance) zwischen den Metallleitungen. Darüber hinaus werden die Metallleitungenvollständigin ihrer Größe durchdie auf einem leitenden Material, TiN, bestehenden Barrierenmetallschichten vergrößert, wodurcheine Reaktivitätzwischen den niederdielektrischen Zwischenschichtisolationsschichtenund den Metallleitungen beschränktwird. Als ein Ergebnis werden die niederdielektrischen Eigenschaftender Zwischenschichtisolationsschichten aufrecht erhalten, und eswird die Breite der Metallleitungen erhöht, um den Gesamtwiderstandder Metallleitungen zu vermindern.
    [0030] Obwohldie vorliegende Erfindung in Verbindung mit der Ausführungsformder vorliegenden Erfindung beschrieben wurde, die in den begleiten den Zeichnungenbeschrieben wurde, ist sie nicht darauf beschränkt. Es wird für den Durchschnittsfachmann klarsein, dass verschiedene Substitutionen, Modifikationen und Veränderungendaran vorgenommen werden können,ohne den Schutzbereich und den Geist der Erfindung zu verlassen.
    权利要求:
    Claims (13)
    [1] Verfahren zum Bilden von Metallleitungen in einemHalbleiterbauelement, mit den Schritten: Bilden einer Metallschichtauf einem Halbleitersubstrat; Bilden einer dielektrischen Schichtmit niedrigem k auf der Metallschicht; Bilden einer Vielzahlvon Metallleitungen durch einen reaktiven Ionenätzprozess unter Verwendungder dielektrischen Schicht mit niedrigem k als eine harte Maske; Bildenvon Barrierenmetallschichten auf den Seitenwänden der Metallleitungen; und Bildeneiner Zwischenschichtisolationsschicht mit einem Dielektrikum miteinem niedrigen k auf der resultierenden Struktur, auf welcher dieBarrierenmetallschichten gebildet wurden.
    [2] Verfahren nach Anspruch 1, wobei die harten maskierendenMuster und die Zwischenschichtisolationsschicht gebildet werdendurch Verwendung von HOSP, HSQ, SILKTM Produkten,Schwarzer Diamant oder Nano-Glas.
    [3] Verfahren nach Anspruch 1, wobei jede der Metallleitungeneine gestapelte Struktur einer ersten Barrierenmetallschicht, einerLeitungsmaterialschicht und einer zweiten Barrierenmetallschichtaufweist.
    [4] Verfahren nach Anspruch 3, wobei die ersten und zweitenBarrierenmetallschichten unter Verwendung von Ti oder Ti/TiN gebildetwerden.
    [5] Verfahren nach Anspruch 3, wobei die Leitungsmaterialschichtunter Verwendung von Al oder Al-Legierunggebildet wird.
    [6] Verfahren nach Anspruch 1, wobei die Barrierenmetallschichtenauf den Seitenwändender Metallleitun gen durch Abscheiden von TiN in einer Dicke von100 bis 200 Å beieiner Abscheidungstemperatur unterhalb von 500°C durch chemische Dampfabscheidungund Verwendung von TDMAT als einen Precursor und durch Ausführen einesBlanket-Zurückätzprozessesdarauf gebildet werden.
    [7] Verfahren nach Anspruch 6, wobei ein RF-Prozess zumwiederholten Ausführenvon Abscheidung und Ätzenwährendder TiN-Abscheidung ausgeführt wird.
    [8] Verfahren zum Bilden von Metallleitungen in einemHalbleiterbauelement, mit den Schritten: sequenzielles Bildeneiner ersten Barrierenmetallschicht, einer Leitungsmaterialschichtund einer zweiten Barrierenmetallschicht auf einem Halbleitersubstrat,auf welchem Kontaktpfropfen gebildet wurden; Bilden einer Vielzahlvon harten maskierenden Mustern auf der zweiten Barrierenmetallschicht; Bildeneiner Vielzahl von Metallleitungen durch sequenzielles Ätzen derzweiten Barrierenmetallschicht, der Leitungsmaterialschicht undder ersten Barrierenmetallschicht durch einen reaktiven Ionenätzprozessunter Verwendung der harten maskierenden Muster; Bilden vondritten Barrierenmetallschichten auf den Seitenwänden der Metallleitungen; und Bildeneiner Zwischenschichtisolationsschicht über der resultierenden Struktur,auf welcher die dritten Barrierenmetallschichten gebildet wurden.
    [9] Verfahren nach Anspruch 8, wobei die ersten und zweitenBarrierenmetallschichten unter Verwendung von Ti oder Ti/TiN gebildetwerden.
    [10] Verfahren nach Anspruch 8, wobei die Leitungsmaterialschichtdurch Verwendung von Al oder Al-Legierunggebildet wird.
    [11] Verfahren nach Anspruch 8, wobei die harten maskierendenMuster und die Zwischenschichtisolations schicht gebildet werdenunter Verwendung von dielektrischen Schichten mit niedrigem k, wieHOSP, HSQ, SILKTM Produkten, Schwarzem Diamantoder Nano-Glas.
    [12] Verfahren nach Anspruch 8, wobei die dritten Barrierenmetallschichtenauf den Seitenwändender Metallleitungen durch Abscheiden von TiN in einer Dicke von100 bis 200 Å beieiner Abscheidungstemperatur unterhalb von 500°C durch chemische Dampfabscheidungunter Verwendung von TDMAT als einen Precursor und durch Ausführen einesBlanket-Zurückätzprozessesdarauf gebildet werden.
    [13] Verfahren nach Anspruch 12, wobei ein RF-Prozesszum wiederholten Ausführenvon Abscheidung und Ätzenwährendder TiN-Abscheidung ausgeführtwird.
    类似技术:
    公开号 | 公开日 | 专利标题
    US8586447B2|2013-11-19|Semiconductor device and manufacturing method of the same
    US8293642B2|2012-10-23|Method of manufacturing semiconductor devices
    US6300236B1|2001-10-09|Copper stud structure with refractory metal liner
    US6424044B1|2002-07-23|Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
    US6548905B2|2003-04-15|Semiconductor device having multi-layer copper line and method of forming the same
    KR100422597B1|2004-03-16|다마신 공정에 의해 형성된 캐패시터와 금속배선을 가지는반도체소자
    US8664766B2|2014-03-04|Interconnect structure containing non-damaged dielectric and a via gouging feature
    US7358148B2|2008-04-15|Adjustable self-aligned air gap dielectric for low capacitance wiring
    TWI389252B|2013-03-11|互連結構與其製造方法
    TWI501299B|2015-09-21|半導體裝置
    US7772702B2|2010-08-10|Dielectric spacers for metal interconnects and method to form the same
    JP3327873B2|2002-09-24|フッ素含有誘電絶縁層を含む相互接続構造及びこれを形成する方法
    JP4516640B2|2010-08-04|半導体素子における相互接続構造の形成方法
    US6110819A|2000-08-29|Interconnect structure using Al2 Cu for an integrated circuit chip
    US6649464B2|2003-11-18|Method for manufacturing semiconductor device having capacitor and via contact
    US6800549B2|2004-10-05|Method of fabricating semiconductor device including forming contact hole with anisotropic and isotropic etching and forming discontinuous barrier layer
    US7365001B2|2008-04-29|Interconnect structures and methods of making thereof
    US6133144A|2000-10-17|Self aligned dual damascene process and structure with low parasitic capacitance
    US7259090B2|2007-08-21|Copper damascene integration scheme for improved barrier layers
    US6297554B1|2001-10-02|Dual damascene interconnect structure with reduced parasitic capacitance
    CN1284226C|2006-11-08|有机夹层介电材料中的铜通路的剪切应力的减小
    US7214594B2|2007-05-08|Method of making semiconductor device using a novel interconnect cladding layer
    US6136693A|2000-10-24|Method for planarized interconnect vias using electroless plating and CMP
    US6887781B2|2005-05-03|Method for the formation of diffusion barrier
    KR100497580B1|2005-07-01|응력 조정 캡층을 포함한 상호 접속 구조
    同族专利:
    公开号 | 公开日
    JP2005197637A|2005-07-21|
    TWI253143B|2006-04-11|
    KR20050070523A|2005-07-07|
    TW200522264A|2005-07-01|
    US20050142847A1|2005-06-30|
    KR100562985B1|2006-03-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-10-27| 8127| New person/name/address of the applicant|Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
    2006-01-12| 8127| New person/name/address of the applicant|Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
    2010-04-22| 8139| Disposal/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]